• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    根據一個實施例，半導體晶片包含半導體基板、通路及絕緣層。半導體基板具有第一主表面，以及位在與該第一主表面對向側之第二主表面。該半導體基板設有包含元件及配線之電路部，以及於第一主表面側上圍繞電路部之護環構造部。該通路設在自半導體基板之第一主表面側延伸至第二主表面側之通路孔中。該絕緣層設在自半導體基板之第一主表面側延伸至第二主表面側之第一溝渠中。
    公开号:TW201301457A
    申请号:TW101109121
    申请日:2012-03-16
    公开日:2013-01-01
    发明作者:Kazumichi Tsumura；Kazuyuki Higashi
    申请人:Toshiba Kk；
    IPC主号:H01L23-00
    专利说明:
    半導體晶片及半導體裝置相關申請案之交叉參考
    本申請案根據並請求2011年6月20日提出之前日本專利申請案第2011-136449號之優先權權益；在此以參考方式併提其全文。
    在此說明之實施例一般係有關半導體晶片及半導體裝置。
    於最近的諸如多晶片封裝(MCP)之半導體裝置中，複數個半導體晶片之堆疊被有效地用來實現更高密度、較小尺寸或較薄輪廓。
    於此型半導體裝置中，作為用於堆疊半導體晶片之技術，矽通路孔(TSV)一直受到矚目。在半導體例如為矽(Si)情況下，矽通路孔係貫穿半導體基板之主表面間之電極，其為半導體晶片之基極構件。於此型半導體裝置之製程中，需要半導體晶片之薄化來改進生產量，並增加厚度方向之集積密度。為減少半導體晶片之輪廓，例如，使用供研磨半導體基板之後表面側之技術。在切割薄化之半導體基板中，為抑制切碎及龜裂，使用諸如雷射切割或電漿蝕刻之技術。
    然而，此型切割並非使用切割刀片之機械處理。因此，形成較平滑之切割表面。這降低切割表面之金屬吸雜效應，且附着於切割表面之金屬可能擴散入半導體晶片。因此，半導體裝置之特徵及可靠性可能劣化。
    一般而言，根據一個實施例，半導體晶片包含半導體基板、通路及絕緣層。半導體基板具有第一主表面，以及位在與該第一主表面對向側之第二主表面。該半導體基板設有包含元件及配線之電路部，以及於第一主表面側上圍繞電路部之護環構造部。該通路設在自半導體基板之第一主表面側延伸至第二主表面側之通路孔中。該絕緣層設在自半導體基板之第一主表面側延伸至第二主表面側之第一溝渠中。如沿垂直於半導體基板之第一主表面之方向所視，通路孔位於包含電路部之電路區中，第一溝渠位於圍繞電路部並包含護環構造部之外周區中，第一溝渠沿平行於第一主表面之方向之寬度較通路孔沿平行方向之寬度窄。
    根據另一實施例，半導體裝置包含半導體晶片。該半導體晶片包含半導體基板、通路及絕緣層。該半導體基板具有第一主表面，以及位在與該第一主表面對向側之第二主表面。該半導體基板設有包含元件及配線之電路部，以及於第一主表面側上圍繞電路部之護環構造部。該通路設在自半導體基板之第一主表面側延伸至第二主表面側之通路孔中。該絕緣層設在自半導體基板之第一主表面側延伸至第二主表面側之第一溝渠中。如沿垂直於半導體基板之第一主表面之方向所視，通路孔位於包含電路部之電路區中，第一溝渠位於圍繞電路部並包含護環構造部之外周區中，且第一溝渠沿平行於第一主表面之方向之寬度較沿平行方向之通路孔之寬度窄。堆疊兩個或更多個半導體晶片。兩個或更多個半導體晶片以密封樹脂密封。
    後文將參考附圖說明各種實施例。
    現在將參考圖式說明各種實施例。在以下說明中，相同構件標以相同元件符號，並適當省略曾說明之構件之說明。 (第一實施例)
    第1A及1B圖係根據第1實施例之半導體晶片之晶片邊緣區之示意圖。更具體而言，第1A圖係半導體晶片之示意剖視圖。第1B圖係半導體晶片之後表面側之示意俯視圖。
    第2圖係根據第1實施例之整個半導體晶片之前表面側之示意俯視圖。
    第1A圖顯示第1B圖之X-X’剖面。第1B圖顯示第2圖中A所示部分之放大圖。
    根據第1實施例之半導體晶片1A被收容於例如多晶片封裝型半導體裝置中。
    如於第1A圖中所示，半導體晶片1A包含半導體基板12，該半導體基板12具有前表面(第一主表面)10，以及位在與前表面10對向側之後表面(第二主表面)11。半導體基板12例如為薄化之矽基板。例如，藉由研磨矽基板之後表面側，薄化矽基板。
    於半導體基板12之前表面10側上，半導體基板12設有包含元件及配線之電路部13，以及圍繞電路部13之護環構造部14。設於半導體基板12上之電路部13包含例如諸如電晶體及二極體之主動元件、諸如電阻及電容器之被動元件、連接此等元件之配線以及記憶體單元。形成於電路部13中的某些主動元件可形成於半導體基板12中。電路部13中之配線例如經由層間絕緣膜堆疊。電路部13被配線大幅佔據。
    設在半導體基板12上之護環構造部14包含例如形成於層間絕緣膜中之導電護環。護環構造部14繞電路部13設置。因此，護環抑制在切割時半導體基板12中龜裂的發生，以及切割後水份擴散入電路部13。
    於自前表面(第一主表面)10側或後表面(第二主表面)11側觀看之半導體晶片1A中，包含電路部13之區域稱為電路區13a，包含護環構造部14及圍繞電路區13a之區域稱為外周區14a。
    半導體晶片1A又包含通路孔21中之通路20，其自半導體基板12之前表面10側延伸至後表面11側。至少一個通路孔21設在半導體基板12中。而且，半導體晶片1A包含第一溝渠31中之絕緣層30，其自半導體基板12之前表面10側延伸至後表面11側。至少一個第一溝渠31設在半導體基板12中。
    絕緣層32設在通路20與半導體基板12間。絕緣層32係用來維持通路20與半導體基板12間之絕緣之隔件構件。而且，障壁金屬層22設在絕緣層32與通路20間。通路20及絕緣層30設在相同半導體基板12中。於第一實施例中，絕緣層32係第一絕緣層，且絕緣層30係第二絕緣層。
    於沿垂直於半導體基板12之前表面10(或後表面11)之方向觀看之半導體晶片1A中，通路孔21位於電路區13a中，且第一溝渠31位於圍繞電路區13a之外周區14a中(參見第1B圖)。
    沿平行於半導體基板12之前表面10之方向(圖式中X方向)之第一溝渠31的寬度較沿此平行方向之通路孔21之寬度窄。在此，「寬度」被界定為沿第1B圖之X-X’線之通路孔21之寬度或第一溝渠31之寬度。就第一溝渠31而言，「寬度」亦可沿一般垂直於其縱向之方向界定。
    於沿垂直於半導體基板12之前表面10(或後表面11)之方向觀看之半導體晶片1A中，第一溝渠31連續且形成如環圈。電路區13a為第一溝渠31所圍繞。因此，半導體基板12之電路區13a藉第一溝渠31，與第一溝渠31外之半導體基板12分離。
    第一溝渠31可為如圖所示，閉環形無端溝渠，或部分不連續之開放環圈形溝渠。於如沿垂直於半導體基板12之前表面10(或後表面11)之方向所視半導體晶片1A中，環形第一溝渠31可為一圈或兩圈或更多圈。舉例來說，第2圖顯示兩圈之第一溝渠31。亦即，於如沿垂直於半導體基板12之前表面10之方向所視半導體基板12中，在設於第一溝渠31中的絕緣層30外面，絕緣層30又設在環繞前一第一溝渠31之另一第一溝渠31中。
    半導體基板12主要例如由矽(Si)構成。通路20之材料例如為銅(Cu)、鎢(W)、鎳(Ni)及聚矽之一。選擇絕緣層30、32之材料，使其中金屬擴散長度較矽晶體中的金屬擴散長度短。例如，選擇氮化矽(Si3N4)、碳化矽(SiC)、碳氮化矽(SiCN)及氧化矽(SiO2)之至少一者作為絕緣層30、32之材料例子。障壁金屬層22之材料例為鈦(Ti)或氮化鈦(TiN)。
    第3圖係根據第1實施例之變化之半導體晶片之示意剖視圖。
    更具體而言，第3圖顯示半導體晶片之晶片邊緣區之示意剖視圖。
    於半導體晶片1B中，縫狀空隙30s形成於第一溝渠31中絕緣層30的中央。然而，於半導體晶片1B中，第一溝渠31之側表面31w覆以絕緣層30。此構造之半導體晶片1B亦包含在第1實施例中。
    茲舉半導體晶片1A之製程為例說明半導體晶片之製程。
    第4A至4C圖係用以說明根據第1實施例之半導體晶片之製程之示意圖。更具體而言，第4A圖係用以說明形成電路部及護環構造部於半導體晶片之前表面側之製程之示意剖視圖。第4B圖係用以說明形成半導體晶片之通路孔及第一溝渠之製程之示意剖視圖。第4C圖係於後表面側上之示意俯視圖。第4B圖顯示第4C圖之X-X’剖面。
    首先，如於第4A圖中所示，在半導體基板12之前表面10側形成包含元件及配線之電路部13以及圍繞電路部13之護環構造部14。此階段之半導體基板12係在切割前之之晶圓狀態。藉由研磨後表面11側薄化半導體基板12。薄化之半導體基板12以諸如玻璃板之支撐基板支撐。
    其次，半導體基板12被上下轉180度。接著，如於第4B及4C圖中所示，如沿垂直於前表面10(或後表面11)之方向所視，至少一個通路孔21形成於包含電路部13之電路區13a之半導體基板12中。而且，至少一個第一溝渠31形成於包含護環構造部14及圍繞電路區13a之外周區14a之半導體基板12中。
    於此階段，自半導體基板12之後表面11朝前表面10形成至少一個通路孔21，其使電路部13之一部分通至後表面11側。而且，自半導體基板12之後表面11朝前表面10形成至少一個第一溝渠31，其使護環構造部14之一部分通至後表面11側。
    通路孔21及第一溝渠31藉由例如光微刻程序及蝕刻程序，自半導體基板12之後表面11側形成。
    沿平行於半導體基板12之前表面10之方向(圖式中X方向)之第一溝渠31的寬度較沿X方向之通路孔21之寬度窄。而且，如於第1A及1B圖中所示，第一溝渠31形成圍繞電路區13a。
    第5A及5B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖。更具體而言，第5A圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程。第5B圖顯示用以蝕刻通路孔中之絕緣層之製程。
    其次，如於第5A圖中所示，由與絕緣層30、32相同之材料製成之絕緣膜33集中形成於半導體基板12之後表面11上，通路孔21中，以及第一溝渠31中。絕緣膜33藉由提供良好梯級覆蓋之例如電漿增強CVD(化學蒸汽沉積)形成。
    在此，通路孔21之寬度較第一溝渠31之寬度寬。因此，藉由適當調整絕緣膜33之厚度，第一溝渠31之內部被充填絕緣膜33，而通路孔21之內部則不充填絕緣膜33。
    例如，在開始集中形成絕緣膜33於半導體基板12之後表面11上，通路孔21中，以及第一溝渠31中之後，第一溝渠31之內部充填絕緣膜33。接著，停止絕緣膜33之成膜。這產生第一溝渠31之內部充填絕緣膜33，惟通路孔21之內部不充填絕緣膜33之構造。形成於通路孔21之側表面21w上之絕緣膜33之厚度例如大約為第一溝渠31之寬度的一半。
    在形成絕緣膜33之後，形成於通路孔21之側表面21w上之絕緣膜33對應於上述絕緣層32，且埋入第一溝渠31中的絕緣膜33對應於上述絕緣層30。
    其次，如於第5B圖中所示，藉由諸如RIE(反應離子蝕刻)之各向異性蝕刻，沉積於通路孔21之底部表面21b上之絕緣膜33被選擇性移除。形成於半導體基板12之後表面11上之絕緣膜33被依需要移除。從而，絕緣層32設在通路孔21之側表面21w上。而且，絕緣層30設在第一溝渠31中。
    第6A及6B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖。更具體而言，第6A圖顯示用以形成導電層於半導體基板之後表面上及通路孔中之製程。第6B圖顯示用以形成通路於通路孔中之製程。
    其次，如於第6A圖中所示，藉由濺鍍方法形成障壁金屬層22在半導體基板12之後表面11上及通路孔21中。
    接著，導電層23經由障壁金屬層22形成在半導體基板12之後表面11上及通路孔21中。導電層23藉由例如靜電電鍍方法或CVD形成。
    沉積於通路孔21之底部表面21b上之絕緣膜33業已移除。因此導電層23與電路部13接觸。
    其次，如於第6B圖中所示，形成於通路孔21外之導電層23之過剩部分及形成於半導體基板12之後表面11上之障壁金屬層22之過剩部分藉由CMP(化學機械拋光)移除。從而，連接至電路部13之通路20形成於通路孔21中。
    第7A及7B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖。更具體而言，第7A圖顯示用以在半導體基板上實施切割程序之製程。第7B圖顯示單一半導體晶片。
    其次，如於第7A圖中所示，於半導體基板12上實施切割程序。於第一實施例中，為防止在切割時半導體基板12之切碎及龜裂，半導體基板12藉由雷射切割分割。例如，以雷射光91，沿切割線90照射半導體基板12。替代雷射切割，亦可使用電漿蝕刻來分割半導體基板12。從而，半導體基板12被切成半導體晶片1A。於第7B圖中顯示此狀態。
    接著，複數個單片半導體晶片1A被堆疊並以密封樹脂密封。從而，形成多晶片封裝型半導體裝置(後面說明)。再使用熱固樹脂作為密封樹脂情況下，當半導體晶片1A被密封時，半導體晶片1A被加熱。
    依成膜狀況而定，上述縫狀空隙30s可產生於絕緣層30中。於此情況下，替代半導體晶片1A，形成半導體晶片1B。
    第8A及8B圖係用以說明根據第1實施例之半導體晶片之功能之示意剖視圖。
    第8A圖顯示半導體晶片1A。第8B圖顯示半導體晶片1B。
    於半導體晶片1A、1B中，電路部13為環形第一溝渠31所圍繞。於半導體晶片1A中，絕緣層30設在第一溝渠31中。於半導體晶片1B中，第一溝渠31之側表面31w覆蓋絕緣層30。
    護環構造部14包含金屬護環。從而，若半導體基板12被沿切割線90切割，護環之金屬成份即可能附着於切割表面85。附着之金屬可能成為污染金屬源。
    藉由雷射切割或電漿蝕刻來形成切割表面85。此切割並非使用切割刀片之機械切割程序。因此，切割表面85形成較平滑表面。從而，切割表面85可能無法具有吸取污染金屬之充份功能。接著，如上所述，護環中的金屬成份可能附着於此切割表面85。
    然而，於半導體晶片1A、1B中，在切割之後，即使半導體晶片被加熱或者半導體晶片本身之溫度增高，絕緣層30仍抑制污染金屬熱擴散入半導體晶片。更具體而言，污染金屬之擴散以箭頭d表示。如此箭頭d所示，絕緣層30用來作為抑制污染金屬熱擴散入半導體晶片之障壁層。從而，於半導體晶片1A、1B中，特徵劣化及可靠性劣化較不可能發生。
    而且，絕緣層30之材料為氮化矽(Si3N4)、碳化矽(SiC)、碳氮化矽(SiCN)及氧化矽(SiO2)之至少一者。此等材料之線性膨脹係數小於構成通路20之材料(例如銅(Cu))之線性膨脹係數。
    若例如銅(Cu)製金屬層埋入第一溝渠31中，金屬層之線性膨脹係數與半導體基板12之線性膨脹係數間的差即變大。從而，當半導體晶片被堆疊或以密封樹脂密封時，過剩應力施加於半導體晶片。這在半導體晶片中產生龜裂或使半導體晶片本身變形。
    相對地，於半導體晶片1A、1B中，絕緣層30設在第一溝渠31中。絕緣層30之線性膨脹係數與半導體基板12之線性膨脹係數間的差小於金屬層之線性膨脹係數與半導體基板12之線性膨脹係數間的差。從而，當半導體晶片1A、1B被堆疊或以密封樹脂密封時，應力被釋放。因此，半導體晶片1A、1B較不可能龜裂。而且，半導體晶片1A、1B較不可能變形。
    於半導體晶片1A、1B中，在與絕緣層32形成於通路孔21之側表面21w上同時，絕緣層30形成於第一溝渠31中。由於第一溝渠31之寬度較通路孔21之寬度窄，因此，這可辦到。
    換言之，於半導體晶片1A、1B中，絕緣層30之面積對整體晶片面積的比可較低。結果，於半導體晶片1A、1B中，電路部13之面積比例可以增高。
    若第一溝渠31之內部充填金屬層，在此金屬層與第一溝渠31間需有障壁金屬層。此障壁金屬層係防止金屬層中的金屬成份擴散入半導體基板之必要構件。因此，第一溝渠31之寬度難免作成較寬。這限制電路部13之面積比例增高。另一方面，第一溝渠31中的金屬層可能因從晶片外部吸到的水份而劣化。結果，第一溝渠31中的金屬層本身可能成為污染金屬源。
    相對地，於半導體晶片1A、1B中，絕緣層30形成於第一溝渠31中。因此，第一溝渠31中的金屬不會成為污染金屬源。
    從而，形成根據第一實施例，具有良好特徵及高可靠性之半導體晶片。 (第二實施例)
    第9A及9B圖係根據第2實施例之半導體晶片之晶片邊緣區之後表面側之示意俯視圖。更具體而言，第9A圖係半導體晶片之後表面側之整體視圖。第9B圖係第9A圖之部分A之放大圖；
    於沿垂直於半導體基板12之前表面10之方向所視半導體晶片2中，外周區14a之半導體基板12包含部分31s，於此，電路區13a側上之半導體基板12與電路區13a之對向側上之半導體基板12越過第一溝渠31連接。亦即，於半導體晶片2中，圍繞電路區13a之第一溝渠31不連續。此不連續部分構成部分31s。
    於半導體晶片2中，部分31s夾在第一溝渠31之第一端31a與第一溝渠31之第二端31b之間。於部分31s中，第一溝渠31之第一端31a與第一溝渠31之第二端31b彼此對向。於半導體晶片2中，第二溝渠35又從第一端31a或第二端31b延伸。第一溝渠31與第二溝渠35隔著半導體基板12彼此對向。從第一端31a或第二端31b延伸之第二溝渠35更位在第一溝渠31外。於第二溝渠中設有絕緣層30。
    例如，第9B圖顯示從第二端31b延伸之第二溝渠35設在與電路區13a側上之半導體基板12對向側之第一溝渠31之半導體基板12中。第一溝渠31與第二溝渠35一般平行延伸。
    替代地，第二溝渠35可從第一端31a延伸。而且，第二溝渠35可設在第一溝渠31之電路區13a側上之半導體基板12中。
    於如從外周區14a至電路區13a所視之半導體晶片2之此種構造中，部分31s為第二溝渠35所屏蔽。亦即，即使第一溝渠31之一部分不連續，污染金屬之擴散路徑仍因第二溝渠35的存再而如迷宮般加長。因此，半導體晶片2具有抗污染金屬之高障壁性能。在此，A所標示場所不限於一個場所，可為複數個場所。
    而且，半導體晶片2包含半導體基板12自第一溝渠31之電路區13a側經由部分31s至第一溝渠31之外側連續之部分。這進一步增加半導體晶片2之外周區14a之強度。 (第三實施例)
    第10A至10C圖係根據第3實施例之半導體晶片之晶片邊緣區之示意圖。更具體而言，第10A圖係形成半導體晶片之狀態之示意剖視圖。第10B圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程。第10C圖顯示用以形成障壁金屬層於通路孔及第一溝渠中之製程。
    於第10A圖所示之半導體晶片3中，障壁金屬層25被進一步插入絕緣層30中。亦即，障壁金屬層25為絕緣層30所夾。於半導體晶片3中，第一溝渠31之寬度作成較半導體晶片1A之第一溝渠31之寬度寬。接著，絕緣層30及障壁金屬層25被埋入第一溝渠31中。換言之，於第一溝渠31中，沿X方向形成絕緣層30/障壁金屬層25/絕緣層30之堆疊膜。障壁金屬層25之材料例如為鈦(Ti)。
    於以下程序中實施半導體晶片3之製程。
    例如，如於圖10B中所示，絕緣層32形成於通路孔21之側表面21w上。絕緣層30形成於第一溝渠31中。在此，於第一溝渠31內部未充填第二絕緣層30狀態下，停止絕緣膜33之形成。
    其次，如於圖10C中所示，於通路孔21中，障壁金屬層22經由絕緣層32形成。於第一溝渠31中，障壁金屬層25經由絕緣層30形成。接著，實施參考圖6A所說明之製程及以下。從而，形成半導體晶片3。
    於此種構造中，在第一溝渠31中，障壁金屬層25設在絕緣層30旁。這進一步改進抗污染金屬之障壁性能。而且，第一溝渠31之寬度作成較寬。這增加絕緣層30類型之選擇之自由度，以及絕緣層30之膜厚之選擇之自由度。 (第四實施例)
    第11A及11B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖。更具體而言，第11A圖顯示用以製備半導體基板之製程。第11B圖顯示用以形成通路孔及第一溝渠於半導體基板中之製程。
    如於第11A圖中所示，製備半導體基板12，其具有前表面10，以及位於前表面10之對向側上之後表面11。在切割前，半導體基板12處於晶圓狀態。
    其次，如於第11B圖中所示，在形成於半導體基板12之前表面10側上之電路區13a中，至少一個通路孔21形成於半導體基板12中，自前表面10朝後表面11。而且，於圍繞電路區13a之外周區14a，至少一個第一溝渠31形成於半導體基板12中，自前表面10朝後表面11。通路孔21及第一溝渠31藉由例如光微刻程序及蝕刻程序形成。沿平行於前表面10之方向(X方向)中第一溝渠31之寬度作成較在平行於前表面10之方向中通路孔21之寬度窄。第一溝渠31形成圍繞電路區13a。
    第12A及12B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖。更具體而言，第12A圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程。第12B圖顯示用以形成障壁金屬層於通路孔中之製程。
    其次，如於圖12A中所示，由與絕緣層30、32相同之材料製成之絕緣膜33藉由電漿增強CVD集中形成於半導體基板12之前表面10上，通路孔21中，以及第一溝渠31中。
    在此，通路孔21之寬度較第一溝渠31之寬度寬。因此，藉由適當調整絕緣膜33之厚度，第一溝渠31之內部被充填絕緣膜33，而通路孔21之內部則不充填絕緣膜33。
    例如，在開始集中形成絕緣層33於半導體基板12之前表面10上，通路孔21中，以及第一溝渠31中之後，第一溝渠31之內部充填絕緣膜33。接著，停止絕緣膜33之成膜。這產生第一溝渠31之內部充填絕緣膜33，惟通路孔21之內部不充填絕緣膜33之構造。形成於通路孔21之側表面21w上之絕緣膜33的厚度例如大約為第一溝渠31之寬度的一半。
    在形成絕緣膜33之後，形成於通路孔21之側表面21w上之絕緣膜33對應於上述絕緣層32，且埋入第一溝渠31中的絕緣膜33對應於上述絕緣層30。亦即，絕緣層32形成於通路孔21之側表面21w上，且絕緣層30形成於第一溝渠31中。
    其次，如於第12B圖中所示，藉由濺鍍方法形成障壁金屬層22於半導體基板12之前表面10上及通路孔21中。
    第13A及13B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖。更具體而言，第13A圖顯示用以形成導電層於半導體基板之通路孔中及前表面側上之製程。第13B圖顯示用以形成通路於通路孔中之製程。
    其次，如於第13A圖中所示，導電層23經由障壁金屬層22形成在半導體基板12之前表面10上及通路孔21中。導電層23藉由例如靜電電鍍方法或CVD形成。
    其次，如於第13B圖中所示，形成於通路孔21外之導電層23之過剩部分及形成於半導體基板12之前表面10上之障壁金屬層22之過剩部分藉由CMP移除。從而，形成可連接至電路部13之通路20於通路孔21中。
    第14A及14B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖。更具體而言，第14A圖顯示用以形成元件部及護環構造部於半導體基板之前表面側之製程。第14B圖顯示用以研磨半導體基板之後表面側之製程。
    其次，如於第14A圖中所示，包含元件及配線之電路部13形成於半導體基板12之前表面10側上之電路區13a中。護環構造部形成於外周區14a中。
    其次，如於第14B圖中所示，半導體基板12被在後表面11側進行研磨以自後表面11露出通路20及絕緣層30。
    接著，半導體基板12被沿切割線90切出。半導體晶片1A亦可藉由此一製程形成。 (第五實施例)
    第15A及15B圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖。更具體而言，第15A圖顯示用以形成通路孔及第一溝渠於半導體基板中之製程。第15B圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程。
    如於第15A圖中所示，製備在前表面10側包含電路部13及環繞電路部13的護環構造部14之半導體基板12。接著，自半導體基板12之前表面10朝後表面11形成至少一個通路孔21。通路孔21貫穿至電路部13之一部分，並延伸入電路部13之該部分下方之半導體基板12。而且，形成至少一個第一溝渠31。第一溝渠31貫穿至護環構造部14之一部分，並延伸入護環構造部14之該部分下方之半導體基板12。
    通路孔21及第一溝渠31藉由例如光微刻程序及蝕刻程序，自半導體基板12之前表面10側形成。沿平行於半導體基板12之前表面10之方向(圖式中X方向)之第一溝渠31的寬度較X方向中之通路孔21之寬度窄。而且，第一溝渠31形成圍繞電路區13a。
    其次，如於第15B圖中所示，由與絕緣層30、32相同之材料製成之絕緣膜33藉由電漿增強CVD集中形成於半導體基板12之前表面10上，通路孔21中，以及第一溝渠31中。
    在此，通路孔21之寬度較第一溝渠31之寬度寬。因此，藉由適當調整絕緣膜33之厚度，第一溝渠31之內部被充填絕緣膜33，而通路孔21之內部則不充填絕緣膜33。
    例如，在開始集中形成絕緣層33於半導體基板12之前表面10上，通路孔21中，以及第一溝渠31中之後，第一溝渠31之內部充填絕緣膜33。接著，停止絕緣膜33之成膜。這產生第一溝渠31之內部充填絕緣膜33，惟通路孔21之內部不充填絕緣膜33之構造。形成於通路孔21之側表面21w上之絕緣膜33之厚度大約為第一溝渠31之寬度的一半。
    在形成絕緣膜33之後，形成於通路孔21之側表面21w上之絕緣膜33對應於上述絕緣層32，且埋入第一溝渠31中的絕緣膜33對應於上述絕緣層30。亦即，絕緣層32形成於通路孔21之側表面21w上，且絕緣層30形成於第一溝渠31中。
    其次，藉由濺鍍方法形成障壁金屬層22於半導體基板12之前表面10上及通路孔21中。
    第16A及16B圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖。更具體而言，第16A圖顯示用以形成導電層於半導體基板之通路孔中及前表面側上之製程。第16B圖顯示用以形成通路於通路孔中之製程。
    其次，如於第16A圖中所示，導電層23經由障壁金屬層22形成在半導體基板12之前表面10上及通路孔21中。導電層23藉由例如靜電電鍍方法或CVD形成。
    其次，如於第16B圖中所示，形成於通路孔21外之導電層23之過剩部分及形成於半導體基板12之前表面10上之障壁金屬層22之過剩部分藉由CMP移除。從而，連接至電路部13之通路20形成於通路孔21中。替代地，電路部13及通路20可個別藉連接線連接。
    第17圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖。更具體而言，第17圖顯示用以研磨半導體基板之後表面側之製程。
    在形成通路20之後，如於第17圖中所示，半導體基板12被在後表面11上研磨，以從後表面11露出通路20及絕緣層30。
    接著，半導體基板12被沿切割線90切出。半導體晶片1A亦可藉由此一製程形成。 (第六實施例)
    第18圖係根據第6實施例之半導體裝置之示意剖視圖。
    第18圖中所示半導體裝置4係多晶片封裝型半導體裝置。第18圖顯示半導體晶片1A堆疊在配線基板50上之例子。於配線基板50之下表面側上配置用來作為外部連接終端之複數個焊球52。
    堆疊於半導體裝置4中之半導體晶片不限於半導體晶片1A。半導體晶片1A、1B、2、3之一以二或更大之數目堆疊。如於第18圖中所示，當堆疊半導體晶片1A時，個別半導體晶片1A之通路20藉電極40相互連接。兩個或更多個半導體晶片1A藉密封樹脂51密封。
    以上業已參考例子，說明諸實施例。然而，諸實施例不限於此等例子。更具體而言，此等例子可由熟於本技藝人士適當修改。此等修改只要包含諸實施例之特點，即亦涵蓋在諸實施例之範疇內。以上例子中所包含之組件及其佈局、材料、狀況、形狀、大小等不限於圖解者，可適當修改。
    而且，以上實施例所包含之組件只要在技術上可行，均可組合。此等組合只要包含諸實施例之特點，即亦涵蓋在諸實施例之範疇內。此外，熟於本技藝人士可在諸實施例之精神內思及各種修改及變化。須知，此等修改及變化亦涵蓋在諸實施例之範疇內。
    雖然業已說明某些實施例，此等實施例卻僅舉例提供，且無意於限制發明之範圍。事實上，本文說明之新穎實施例可用多種其他形式來實施；而且，在不悖離本發明之精神下，可對本文所說明之形式作各種省略、替代及改變。後附申請專利範圍及其均等概念意圖涵蓋落入本發明之範疇及精神之此種形式或修改。
    根據本發明，可考慮如以下追加所說明之配置。 (追加1)
    一種半導體晶片之製造方法，包括：製備半導體基板，其具有第一主表面，以及位在第一主表面對向側之第二主表面，該半導體基板設有包含元件及配線之電路部，以及於第一主表面側上圍繞該電路部之護環構造部；形成通路孔於包含電路部之電路區之半導體基板中，形成第一溝渠於圍繞電路區之外周區之半導體基板中，且沿垂直於第一主表面之方向觀看，包含護環構造部，使沿平行於第一主表面之方向之第一溝渠之寬度較平行方向中之通路孔之寬度窄；形成第一絕緣層於通路孔之側表面上，並形成第二絕緣層於第一溝渠中；以及於通路孔中形成連接至電路部之通路。 (追加2)
    如追加1之方法，其中，使電路部之一部分通至第二主表面側之通路孔形成於半導體基板之第二主表面朝第一主表面，且使護環構造部之一部分通至第二主表面側之第一溝渠形成於半導體基板之第二主表面朝第一主表面。 (追加3)
    如追加1之方法，又包括：在形成第一絕緣層於通路孔之側表面及形成第二絕緣層於第一溝渠中之後：經由第一絕緣層形成第一障壁金屬層於通路孔中，以及經由第二絕緣層形成第二障壁金屬層於第一溝渠。 (追加4)
    如追加3之方法，其中，藉由形成障壁金屬膜於通路孔中，第一溝渠中，以及第二主表面上，形成第一障壁金屬及第二障壁金屬層，以及接著，移除形成於第二主表面上之障壁金屬膜之一部分。 (追加5)
    如追加3之方法，其中，形成第二絕緣層包含：集中形成絕緣膜於第二主表面上，在通路孔之側表面上，以及在第一溝渠內部；以及藉由移除第二主表面上絕緣膜之一部分，形成第一絕緣層於通路孔之側表面上，以及形成第二絕緣層於第一溝渠中。 (追加6)
    如追加1之方法，其中，自半導體基板之第一主表面朝第二主表面形成通路孔，其貫穿至電路部之一部分並伸入電路部之該部分下方之半導體基板，並形成第一溝渠，其貫穿至護環構造部之一部分並伸入護環構造部之該部分下方之半導體基板。 (追加7)
    如追加6之方法，又包括在形成通路之後：藉由研磨第二主表面側上之半導體基板，自第二主表面露出通路及絕緣層。 (追加8)
    一種半導體晶片之製造方法，包括：製備半導體基板，其具有第一主表面，以及位在第一主表面對向側之第二主表面；形成通路孔於電路區之半導體基板之第一主表面朝第二主表面，該電路區形成於半導體基板之第一主表面側，以及形成第一溝渠於外周區之半導體基板之第一主表面朝第二主表面，該外周區圍繞電路區，使沿平行於第一主表面之方向中第一溝渠之寬度較平行方向中通路孔之寬度窄；形成第一絕緣層於通路孔之側表面上，並形成第二絕緣層於第一溝渠中；於通路孔中形成可連接至電路部之通路；以及形成包含元件及配線之電路部於半導體基板之電路區，以及形成護環構造部於半導體基板之外周區；以及藉由研磨第二主表面側上之半導體基板，自第二主表面露出通路及絕緣層。 (追加9)
    如追加8之方法，又包括：在形成第一絕緣層於通路孔之側表面及形成第二絕緣層於第一溝渠之後：經由第一絕緣層形成第一障壁金屬層於通路孔中，且經由第二絕緣層形成第二障壁金屬層於第一溝渠中。 (追加10)
    如追加8之方法，其中，形成第二絕緣層包含：集中形成絕緣膜於第一主表面上，在通路孔之側表面上，以及在第一溝渠內部；以及藉由移除第一主表面上絕緣膜之一部分，形成第一絕緣層於通路孔之側表面上，以及形成第二絕緣層於第一溝渠中。
    1A、1B‧‧‧半導體晶片
    2、3‧‧‧半導體晶片
    4‧‧‧半導體裝置
    10‧‧‧前表面
    11‧‧‧後表面
    12‧‧‧半導體基板
    13‧‧‧電路部
    13a‧‧‧電路區
    14‧‧‧護環構造部
    14a‧‧‧外周區
    20‧‧‧通路
    21‧‧‧通路孔
    21b‧‧‧底部表面
    21w‧‧‧側表面
    22‧‧‧障壁金屬層
    23‧‧‧導電層
    25‧‧‧障壁金屬層
    30‧‧‧絕緣層
    30s‧‧‧空隙
    31‧‧‧第一溝渠
    31a‧‧‧第一端
    31b‧‧‧第二端
    31s‧‧‧部分
    31w‧‧‧側表面
    32‧‧‧絕緣層
    33‧‧‧絕緣膜
    35‧‧‧第二溝渠
    40‧‧‧電極
    50‧‧‧配線基板
    51‧‧‧密封樹脂
    52‧‧‧焊球
    85‧‧‧切割表面
    90‧‧‧切割線
    91‧‧‧雷射光
    第1A及1B圖係根據第1實施例之半導體晶片之晶片邊緣區之示意圖。第1A圖係半導體晶片之示意剖視圖。第1B圖係半導體晶片之後表面側之示意俯視圖；第2圖係根據第1實施例之整個半導體晶片之前表面側之示意俯視圖；第3圖係根據第1實施例之變化之半導體晶片之示意剖視圖；第4A至4C圖係用以說明根據第1實施例之半導體晶片之製程之示意圖，第4A圖係用以說明形成電路部及護環構造部於半導體晶片之前表面側之製程之示意剖視圖，第4B圖係用以說明形成半導體晶片之通路孔及第一溝渠之製程之示意剖視圖，且第4C圖係於後表面側上之示意俯視圖；第5A及5B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖，第5A圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程，且第5B圖顯示用以蝕刻通路孔中之絕緣層之製程；第6A及6B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖，第6A圖顯示用以形成導電層於半導體基板之後表面上及通路孔中之製程，且第6B圖顯示用以形成通路於通路孔中之製程；第7A及7B圖係用以說明根據第1實施例之半導體晶片之製程之示意剖視圖，第7A圖顯示用以在半導體基板上實施切割程序之製程，且第7B圖顯示單一半導體晶片；第8A圖係用以說明根據第1實施例之半導體晶片之功能之示意剖視圖；第8B圖係用以說明根據第1實施例之半導體晶片之功能之示意剖視圖；第9A及9B圖係根據第2實施例之半導體晶片之晶片邊緣區之後表面側之示意俯視圖，第9A圖係半導體晶片之後表面側之整體視圖，且第9B圖係第9A圖之部分A之放大圖；第10A至10C圖係根據第3實施例之半導體晶片之晶片邊緣區之示意圖，第10A圖係形成半導體晶片後之狀態之示意剖視圖，第10B圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程，且第10C圖顯示用以形成障壁金屬層於通路孔及第一溝渠中之製程；第11A及11B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖，第11A圖顯示用以製備半導體基板之製程，且第11B圖顯示用以形成通路孔及第一溝渠於半導體基板中之製程；第12A及12B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖，第12A圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程，且第12B圖顯示用以形成障壁金屬層於通路孔中之製程；第13A及13B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖，第13A圖顯示用以形成導電層於半導體基板之通路孔中及前表面側上之製程，且第13B圖顯示用以形成通路於通路孔中之製程；第14A及14B圖係用以說明根據第4實施例之半導體晶片之製程之示意剖視圖，第14A圖顯示用以形成元件部及護環構造部於半導體基板之前表面側之製程，第14B圖顯示用以研磨半導體基板之後表面側之製程；第15A及15B圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖，第15A圖顯示用以形成通路孔及第一溝渠於半導體基板中之製程；且第15B圖顯示用以形成絕緣層於通路孔及第一溝渠中之製程；第16A及16B圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖，第16A圖顯示用以形成導電層於半導體基板之通路孔中及前表面側上之製程，且第16B圖顯示用以形成通路於通路孔中之製程；第17圖係用以說明根據第5實施例之半導體晶片之製程之示意剖視圖；以及第18圖係根據第6實施例之半導體裝置之示意剖視圖。
    1A‧‧‧半導體晶片
    10‧‧‧前表面
    11‧‧‧後表面
    12‧‧‧半導體基板
    13‧‧‧電路部
    13a‧‧‧電路區
    14‧‧‧護環構造部
    14a‧‧‧外周區
    20‧‧‧通路
    21‧‧‧通路孔
    21w‧‧‧側表面
    22‧‧‧障壁金屬層
    30‧‧‧絕緣層
    31‧‧‧第一溝渠
    32‧‧‧絕緣層
    权利要求:
    Claims (20)
    [1] 一種半導體晶片，包括：半導體基板，係具有第一主表面，以及位在該第一主表面對向側之第二主表面，該半導體基板設有包含元件及配線之電路部，以及於該第一主表面側上圍繞該電路部之護環構造部；通路，係設在自該半導體基板之該第一主表面側延伸至該第二主表面側之通路孔中；以及絕緣層，係設在自該半導體基板之該第一主表面側延伸至該第二主表面側之第一溝渠中；當沿垂直於該半導體基板之該第一主表面之方向觀看，該通路孔位於包含該電路部之電路區中；該第一溝渠位於圍繞該電路部並包含該護環構造部之外周區中；以及該第一溝渠沿平行於該第一主表面之方向之寬度較該通路孔沿該平行方向之寬度窄。
    [2] 如申請專利範圍第1項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，該電路區繞有該第一溝渠。
    [3] 如申請專利範圍第1項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，在設於該第一溝渠中之該絕緣層外，該晶片更包括一絕緣層，其設在圍繞該第一溝渠之另一第一溝渠中。
    [4] 如申請專利範圍第1項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，該外周區之該半導體基板包含該電路區側上之該半導體基板與該電路區之對向側上之該半導體基板越過該第一溝渠連接之部分，該部分夾在該第一溝渠之第一端與該第一溝渠之第二端之間；以及該晶片更包括一絕緣層，設在第二溝渠中，該第二溝渠自該第一端或該第二端延伸於該第一溝渠外。
    [5] 如申請專利範圍第1項之晶片，更包括：障壁金屬層，係插入該絕緣層。
    [6] 如申請專利範圍第1項之晶片，其中，該絕緣層之材料包含氮化矽(Si3N4)、碳化矽(SiC)、碳氮化矽(SiCN)及氧化矽(SiO2)之至少一者。
    [7] 如申請專利範圍第1項之晶片，其中，與該絕緣層相同材料之絕緣層設在該通路與該半導體基板之間。
    [8] 如申請專利範圍第5項之晶片，其中，與該障壁金屬層相同材料之障壁金屬層設在該通路與該半導體基板之間。
    [9] 如申請專利範圍第1項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，該第一溝渠係閉環形溝渠。
    [10] 如申請專利範圍第1項之晶片，其中，沿平行於該半導體基板之該第一主表面之方向，自該外周區至該電路區觀看，該電路區中的該半導體基板透過設在該第一溝渠中的該絕緣層被分離。
    [11] 如申請專利範圍第1項之晶片，其中，於設在該第一溝渠中的該絕緣層中形成一空隙。
    [12] 如申請專利範圍第4項之晶片，其中，該第一溝渠與該第二溝渠隔著該半導體基板相對。
    [13] 如申請專利範圍第4項之晶片，其中，該第二溝渠平行於該第一溝渠延伸。
    [14] 如申請專利範圍第4項之晶片，其中，沿平行於該半導體基板之該第一主表面之方向，自該外周區至該電路區觀看，該部分藉設在該第二溝渠中的該絕緣層屏蔽。
    [15] 如申請專利範圍第1項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，該外周區之該半導體基板包含該電路區側上之該半導體基板與該電路區之對向側上之該半導體基板越過該第一溝渠連接之部分；該部分夾在該第一溝渠之第一端與該第一溝渠之第二端之間；以及該晶片更包括一絕緣層，其設在第二溝渠中，該第二溝渠自該第一端或該第二端延伸入該第一溝渠內。
    [16] 一種半導體晶片，包括：半導體基板，係具有第一主表面，以及位在該第一主表面對向側之第二主表面，該半導體基板設有包含元件及配線之電路部，以及於該第一主表面側上圍繞該電路部之護環構造部；通路，係設在自該半導體基板之該第一主表面側延伸至該第二主表面側之通路孔中；抑制部，係配置來抑制設在該半導體基板中之污染金屬之擴散；當沿垂直於該半導體基板之該第一主表面之方向觀看；該通路孔位於包含該電路部之電路區中；該抑制部位於圍繞該電路部並包含該護環構造部之外周區中；以及該抑制部沿平行於該第一主表面之方向之寬度較該通路孔沿該平行方向之寬度窄。
    [17] 如申請專利範圍第16項之晶片，其中，該抑制部自該半導體基板之該第一主表面側延伸至該第二主表面側。
    [18] 如申請專利範圍第16項之晶片，其中，沿垂直於該半導體基板之該第一主表面之方向觀看，該電路區繞有該抑制部。
    [19] 如申請專利範圍第16項之晶片，其中，沿平行於該半導體基板之該第一主表面之方向，自該外周區至該電路區觀看，該電路區中之該半導體基板透過該抑制部被分離。
    [20] 一種半導體裝置，包括：半導體晶片，該半導體晶片包含：半導體基板，係具有第一主表面，以及位在與該第一主表面對向側之第二主表面，該半導體基板設有包含元件及配線之電路部，以及於該第一主表面側上圍繞該電路部之護環構造部；通路，係設在自該半導體基板之該第一主表面側延伸至該第二主表面側之通路孔中；以及絕緣層，係設在自該半導體基板之該第一主表面側延伸至該第二主表面側之第一溝渠中；當沿垂直於該半導體基板之該第一主表面之方向觀看，該通路孔位於包含該電路部之電路區中；該第一溝渠位於圍繞該電路部並包含該護環構造部之外周區中；以及該第一溝渠沿平行於該第一主表面之方向之寬度較該通路孔沿該平行方向之寬度窄；堆疊兩個或更多的半導體晶片，該等兩個或更多的半導體晶片以密封樹脂密封。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI512919B|2015-12-11|半導體晶片及半導體裝置
    TWI635544B|2018-09-11|半導體裝置之製造方法及半導體裝置
    TWI531046B|2016-04-21|半導體裝置結構與其製法
    US8623743B2|2014-01-07|Semiconductor chips having guard rings and methods of fabricating the same
    US8729711B2|2014-05-20|Semiconductor device
    CN1777978B|2010-07-21|减少晶片划片区中的金属
    TWI397972B|2013-06-01|Semiconductor device manufacturing method
    JP6034095B2|2016-11-30|半導体装置およびその製造方法
    US7786534B2|2010-08-31|Semiconductor device having SOI structure
    JPWO2010109746A1|2012-09-27|半導体装置及びその製造方法
    JP2006019429A|2006-01-19|半導体装置および半導体ウエハならびにそれらの製造方法
    JP4828537B2|2011-11-30|半導体装置
    JP4609985B2|2011-01-12|半導体チップおよびその製造方法ならびに半導体装置
    JP2015099827A|2015-05-28|半導体装置および半導体装置の製造方法
    CN112490235A|2021-03-12|集成电路与其堆叠及其制法
    WO2010082248A1|2010-07-22|半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
    US7737474B2|2010-06-15|Semiconductor device with seal ring having protruding portions
    JP2008041804A|2008-02-21|半導体装置及びその製造方法
    TW202147546A|2021-12-16|積體電路晶粒、三維積體電路堆疊及形成積體電路的方法
    US20210391302A1|2021-12-16|Backside contact to improve thermal dissipation away from semiconductor devices
    JP2021150574A|2021-09-27|半導体装置
    TW201916140A|2019-04-16|半導體裝置
    WO2011148444A1|2011-12-01|半導体装置及びその製造方法
    同族专利:
    公开号 | 公开日
    US20120319296A1|2012-12-20|
    CN102842597A|2012-12-26|
    CN102842597B|2016-08-03|
    TWI512919B|2015-12-11|
    JP5684654B2|2015-03-18|
    US8963319B2|2015-02-24|
    JP2013004863A|2013-01-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2002289623A|2001-03-28|2002-10-04|Toshiba Corp|半導体装置及びその製造方法|
    JP4603281B2|2004-03-31|2010-12-22|ルネサスエレクトロニクス株式会社|半導体装置|
    US7563714B2|2006-01-13|2009-07-21|International Business Machines Corporation|Low resistance and inductance backside through vias and methods of fabricating same|
    KR100826979B1|2006-09-30|2008-05-02|주식회사 하이닉스반도체|스택 패키지 및 그 제조방법|
    JP2009272490A|2008-05-08|2009-11-19|Oki Semiconductor Co Ltd|半導体装置および半導体装置の製造方法|
    US8749027B2|2009-01-07|2014-06-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Robust TSV structure|
    JP2010219425A|2009-03-18|2010-09-30|Toshiba Corp|半導体装置|
    JP2011054637A|2009-08-31|2011-03-17|Sony Corp|半導体装置およびその製造方法|
    KR101581431B1|2009-09-04|2015-12-30|삼성전자주식회사|가드링들을 갖는 반도체 칩들 및 그 제조방법들|
    US8232648B2|2010-06-01|2012-07-31|International Business Machines Corporation|Semiconductor article having a through silicon via and guard ring|CN104051501B|2013-03-15|2017-03-01|台湾积体电路制造股份有限公司|集成电路的支撑结构|
    US9640456B2|2013-03-15|2017-05-02|Taiwan Semiconductor Manufacturing Company Limited|Support structure for integrated circuitry|
    CN103219303B|2013-03-28|2015-10-14|华进半导体封装先导技术研发中心有限公司|一种tsv背面漏孔的封装结构及方法|
    EP2924730A1|2014-03-25|2015-09-30|Ipdia|Capacitor structure|
    US20150371956A1|2014-06-19|2015-12-24|Globalfoundries Inc.|Crackstops for bulk semiconductor wafers|
    US10504859B2|2016-10-01|2019-12-10|Intel Corporation|Electronic component guard ring|
    CN109755223A|2017-11-06|2019-05-14|联华电子股份有限公司|半导体结构及其制造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011136449A|JP5684654B2|2011-06-20|2011-06-20|半導体チップ、半導体チップの製造方法、および半導体装置|
    [返回顶部]